:: Gestão de Dissertações de Mestrado Integrado ::

�rea Cient�fica: Sistemas Embebidos
RISC-V Virtualization Extensions
Publicada a 2019-01-30
Aluno: Adriano Miguel Carvalho Faria N�mero: a72254 Email: adrianomiguelfaria@gmail.com
Data in�cio: 01/10/2018

Orientador(es):
Nome: Sandro Emanuel Salgado Pinto
Email: sandro.pinto@dei.uminho.pt

Descri��o:

O tema da tese consiste em implementar a extensão do modo hipervisor utilizando o ISA do RISC-V. Para implementar a extensão do modo hipervisor será necessário adicionar algumas instruções e CSRs para além dos que já se encontram no RISC-V. O hipervisor irá adicionar um novo modo de privilégio que terá de ser capaz de suportar um sistema operativo convidado no modo de supervisor virtual. Tudo será implementado sobre um rocket core.

Objectivos:

*Compreender para que serve um hipervisor e como funciona;

*Perceber como RISC-V está estruturado;

*Escolha de um chip compatível com a placa Zybo Zinq-7000 e que pudesse suportar o RISC-V;

*Conhecer bastante bem a arquitetura do chip e descobrir onde é necessário adicionar a extensão de modo hipervisor;

*Descobrir onde é necessário adicionar os CSRs adicionais;

*Implementar as extensões de hipervisor;

*Fazer um pequeno proof-of-concept para testar todas as funcionalidades do hipervisor adicionadas;

*Escrever um documento completo e detalhado sobre o tema da dissertação.

Palavras chave:
hypervisor, RISC-V, virtualização.